如果你看这个t触发器的电路符号，它是一个边缘触发器，由cp的下降沿触发，所以当cp的第一个上升沿到来时，q端将保持在原来的状态，不会翻转，当cp的每一个上升沿到来时，q将保持在原来的状态，不会翻转
我有一个大调与你。如果你毕业后在这个专业工作，那当然是有用的。如果你不在这个专业工作，那就没什么用了
边缘触发器的输出状态（qn1）仅取决于时钟有效时间的输入状态（↑或↓）和原始输出状态（qn）。除了时钟的有效瞬间外，输入输出都是隔离的，因此具有很强的抗干扰能力，是一种实用的触发方式。例如，74ls74双d触发器由时钟上升沿（↑）触发；74ls73双jk触发器由时钟下降沿（↓）触发。还有一个特殊的闩锁，如74ls3738d闩锁。在锁存信号le的高电平期间，输出随输入而变化，并且le的下降沿的数据被锁定。脉冲触发的主从jk触发器不能简单地通过时钟下降沿时j和k的状态来判断qn1的状态。当q=0时，只能设置为1，当q=1时，只能设置为0。波形表现得更清晰：如图所示，在高电平时钟期间，j和k的状态会改变有效时间的逻辑关系。当j=k=0时，q保持不变。从中可以看出，由脉冲触发的主从触发器容易受到干扰。这不是一个实际的触发器。它只是触发器发展历史的一部分，也就是教材中介绍的触发器的原理和结构。其实，不说更好，节省课时可以学到更多实用的内容。
