1、异步电路的核心逻辑是组合电路，如异步fifo/ram读写信号、地址译码信号等。
2.该电路的核心逻辑由各种触发器实现，利用寄存器的异步复位/设置端，使整个电路具有一定的初始状态。
2、异步电路的输出不依赖于某个时钟，也就是说，它不是由驱动触发器的时钟信号产生的。
2.整个同步电路由时钟边缘驱动。
3、异步电路极易产生毛刺，且易受环境影响，不利于器件的移植。
2.以触发器为主体的同步时序电路可以避免毛刺的影响，使设计更加可靠；同步时序电路有利于器件移植，因为环境和器件技术对同步电路的影响几乎可以忽略；同步电路可以方便地组织流水线，提高芯片的运算速度。
参考源：
参考源：
异步电路：主要是一种组合逻辑电路，用于产生地址译码器、fifo或ram的读写控制信号脉冲，也用于时序电路。此时，它没有统一的时钟，状态变化的时间不稳定。一般来说，只有当电路处于稳定状态时，输入信号才会发生变化。也就是说，允许一次改变一个输入，以避免输入信号之间的竞争和风险。电路的稳定性需要可靠的设置时间和持续时间，这将在下面介绍。
同步电路：由时序电路（寄存器和各种触发器）和组合逻辑电路组成。所有操作都是在严格的时钟控制下完成的。这些时序电路共享相同的时钟时钟时钟，所有的状态变化都在时钟的上升（或下降）沿完成。例如d触发器，当上升延迟到来时，寄存器将d端的电平转移到q输出。d触发器通常用于同步电路设计，锁存器通常用于异步电路设计
